자일링스의 기술혁신

자료제공 : 자일링스

자일링스와 IBM, 새로운 PCI 익스프레스 표준으로 상호 연결 성능 두 배 높여

자일링스가 PCI 익스프레스(PCI ExpressⓇ) Gen4 기능에 대한 성과를 발표했다. 자일링스는 IBM과 함께 PCI 익스프레스 Gen4를 통해 기존에 널리 사용되던 PCI 익스프레스 Gen3 표준과 비교하여 가속기와 CPU 간 상호 연결 성능을 두 배로 높였다. Gen4는 CPU와 가속기 간의 대역폭을 레인 당 16Gbps까지 늘림으로써 인공지능 및 데이터 분석과 같은 데이터 센터 애플리케이션에서 성능의 가속화를 위해 개발 되었다. 이는 가속화된 클라우드 컴퓨팅을 위한 업계 최초의 성과로서 FPGA 기반 가속기와 POWER CPU 간의 기술 혁신을 달성했다는 평가를 받고 있다.
2003년 PCI 익스프레스가 출시된 이후, 자일링스는 올 프로그래머블 FPGA 제품군에 PCI 익스프레스 호환성을 제공하고 있는 PCI™ 상호 연결 기반 솔루션에서 선두의 자리를 지켜왔다. 현재 IBM과 자일링스는 자일링스Ⓡ 16㎚ 울트라스케일+(UltraScale+™) 디바이스와 IBM POWER9 프로세서 간의 Gen4 상호운용성을 구현해 프로그래머블 디바이스 최초로 PCIe Gen4 기능을 시연했다.
IBM 부사장 겸 펠로우(Fellow)인 브래들리 맥크레디(Bradley McCredie)는 “미래의 데이터 센터 컴퓨팅은 오픈 표준에 기반할 것이 분명하다. PCI 익스프레스의 리더십은 POWER 아키텍처가 최신 데이터 센터에서 사용되는 이유 중 하나다.”라고 말했다.
자일링스 CTO(최고기술경영자)인 이보 볼젠(Ivo Bolsens)은 “우리는 오픈 표준에 대한 믿음을 가지고 있다. 특히 자일링스의 기술 혁신을 통해 데이터 센터 컴퓨팅과 같은 가속화된 컴퓨팅에서의 심각한 성능 병목 현상을 완화할 수 있어 매우 기쁘다.”라고 말했다.

자일링스, 버텍스 울트라스케일+ FPGA에 56G PAM4 트랜시버 기술 통합

유선 및 데이터 센터 상호 연결을 위해 차세대 이더넷 배치를 가속화하는 디바이스

자일링스 코리아가 업계를 선도하고 있는 버텍스 울트라스케일+(VirtexⓇ UltraScale+™) FPGA에 56G PAM4 트랜시버 기술을 통합한다고 발표했다. 16나노 핀펫(FinFET)+ FPGA 패브릭에 구축되고 검증된 이 디바이스는 버텍스 제품 라인을 확장시켜 차세대 이더넷 배치를 제공하고, 기존 시스템을 차세대 백플레인, 광학 및 고성능 인터커넥트에 유연하게 마이그레이션 한다.
유선 통신, 데이터 센터 및 무선 백홀 애플리케이션을 대상으로 하는 통합 디바이스를 사용하면, 고객은 56G+ 라인 속도에서 데이터 전송의 물리적인 한계를 극복함으로써 기존의 인프라에서 대역폭을 두 배로 늘릴 수 있다.
자일링스의 SerDes 테크놀로지 그룹 부사장인 켄 창(Ken Chang)은 “자일링스는 16나노 FPGA에 56G PAM4를 결합해 트랜시버 기술을 주도하고 있다. 이러한 새로운 디바이스는 검증된 FPGA를 기반으로 구축되며, 곧 배치될 광학, ASIC 및 백플레인과 함께 다양하게 활용될 것이다.”라고 전했다.
이번 발표를 통해 자일링스는 2016년에 16나노 프로그래머블 디바이스에서 56G PAM4 트랜시버 기술을 최초로 선보인 이후, 또 다른 기술적인 혁신을 주도하고 있음을 보여줬다.